Ceramist Search

CLOSE


Ceramist > Volume 28(1); 2025 > Article
삼중층 금속 산화물 벌크 RRAM 소자를 이용한 뉴로모픽 엣지 컴퓨팅 연구

Abstract

The Complementary metal oxide semiconductor-Resistive random access memory (RRAM) integration presents significant potential for energy-efficient and high-speed neuromorphic computing. However, conventional filamentary RRAM technologies that rely on filamentary switching face challenges such as high variability, noise, reduced computational accuracy, and increased energy consumption. To address these limitations, we developed a filament-free, bulk-switching RRAM technology. By designing a trilayer metal-oxide stack, we optimized switching behavior across different oxide thicknesses and oxygen vacancy distributions, enabling stable bulk switching without filament formation. Our approach achieves reliable switching in the MΩ regime with high current nonlinearity and supports up to 100 distinct levels without requiring a compliance current. Additionally, we built a neuromorphic compute-in-memory platform and demonstrated its potential for edge computing by deploying a spiking neural network for an autonomous navigation and racing task. Our work addresses challenges posed by existing RRAM technologies and paves the way for neuromorphic computing at the edge under strict size, weight, and power constraints.

1. 서론

Complementary Metal Oxide Semiconductor (CMOS) 기술의 물리적 스케일링 한계로 인해 무어의 법칙이 한계에 도달하면서, 컴퓨팅 성능을 지속적으로 향상시키기 위해 뉴로모픽 소자 기반의 CIM (Compute-in-memory)을 이용한 연구가 큰 주목을 받고있다.[1] CIM을 이용하면 프로세서와 메모리 유닛 간 데이터 전송 과정에서 발생하는 에너지 손실과 시간 지연이 발생하는 폰 노이만 병목 (von Neumann bottleneck) 현상을 완화할 수 있다. AI 가속기로 주목받고 있는 Graphic processing unit와 Tensor processing unit는 Central processing unit에 비하여 병렬 계산에 큰 강점이 있지만, 여전히 물리적인 공간을 많이 차지하는 Static RAM에 의존하고 있다.[2,3] 이를 해결하기 위해, Pulse-code modulation (PCM), Magnetoresistive random-access memory, Conductive bridging random access memory, Ferroelectric FETs, 그리고 Resistive Random Access Memory (RRAM) 등의 emerging Non-volatile memory 소자를 이용한 뉴로모픽 CIM 연구가 활발히 이루어지고 있다.[411] 이 중에서도, RRAM 소자는 높은 집적도, 낮은 제조 비용, 그리고 CMOS 공정과의 호환성이라는 장점을 바탕으로 큰 주목을 받고 있다. 최근 연구에 따르면, CMOS-RRAM 시스템으로 구성한 뉴로모픽 코어는 74 TMACS/W의 높은 에너지 효율을 달성하며 시스템 수준에서 동작하는 칩을 제작하여 공개한 바 있다.[12]
그러나 CMOS-RRAM 기반의 CIM을 더욱 발전시켜 고효율의 온칩 AI 학습을 위해서는 다음의 문제점을 해결해야 한다. 1) 대부분의 RRAM 소자는 필라멘트 스위칭 메커니즘으로 동작하며, 이에 따라 소자 불균일성 및 큰 노이즈가 발생하게 되어 계산의 정확도가 떨어지고 에너지 소비가 증가하게 된다. 또한, 필라멘트 RRAM소자는 급격한 저항 변화를 보여주며 AI 가속기에서 필요로 하는 아날로그 가중치를 제공하는 것에 한계가 있다. 2) 필라멘트 RRAM의 낮은 ON 저항은 읽고 쓰는 동작에서 전력 소모를 증가시키며, 저항이 수백 Ohm 수준에 달하게 되어 금속 배선의 저항에 가까워지면서 크로스바 어레이의 크기를 제한하고 합-곱 연산 (Multiply-accumulate operation) 작업의 노이즈를 증가시키게 된다. 3) 마지막으로 RRAM 소자의 필라멘트를 처음에 형성하는 forming step은 높은 전압을 필요로 하며, 선단 CMOS 노드의 기술과 호환할 수 없다.본 연구에서는 위와 같은 필라멘트 RRAM 기술의 문제를 해결하기 위하여 삼중층 금속 산화물 RRAM을 형성하였고, 삼중층 내에서 산소 공공(VO)의 분포를 변화시켜 필라멘트가 형성되지 않는 벌크 RRAM소자를 구현하였다. 스퍼터 TiOx 층은 VO 필라멘트를 형성하지 않고 스위칭 층 내 VO 분포 조절을 가능하게 하여, MΩ범위에서의 저항 변화를 가능하게 하였다. 또한, 최대 100 개의 상태로 프로그래밍을 하여 AI 가속기에 필요한 다중 상태의 가중치를 제공할 수 있다. 제작한 RRAM 크로스바에 가중치를 프로그래밍하고, SNN (Spiking neural network)을 이용한 자율주행/레이싱을 실증하여 엣지 소자로의 적용 가능성을 보여주었다.

2. 본론

2.1 RRAM 크로스바 제작 공정

먼저 RRAM 단일 소자 및 크로스바 제작을 위해 4 인치 SiO2 (300 nm)/Si 웨이퍼에 리프트오프 공정을 통해 Ti/Au 하부 전극을 증착하였다. Plasma-enhanced chemical vapor deposition 방법으로 SiO2 (150 nm) 절연층을 증착한 뒤, 건식 식각 공정을 통해 3∼10 μ m 지름의 via-hole 구조를 패터닝하였다. Al2O3 / TiO2 ALD (Atomic layer deposition) 박막은 TMA, TiCl4, H2 O를 이용하여 대기 노출 없이 연속으로 증착하였다. 스퍼터 TiO2 및 TiOx 층은 증착 시 O2/(O2+ Ar)의 비율을 5∼10% 사이로 조절하여 스위칭 층 내에 서로 다른 농도의 VO를 유도하였다. 상부 전극은 하단 전극과 유사한 리프트오프 공정을 통하여 Ti/TiN/Ti/Au 전극을 증착하였다. 건식 식각공정을 통해 하부 전극을 노출시킨 뒤, Au 와이어 본딩을 수행하여 크로스바 어레이 분석을 수행하였다.

2.2 삼중층 벌크 RRAM 소자 제작 및 최적화

다층 금속 산화물 기반 RRAM 소자의 스위칭 특성을 체계적으로 분석하기 위해 네 가지의 다층 금속 산화물 (Al2O3/TiO2/TiOx) RRAM 소자를 제작하였다(Table 1). 모든 샘플에는 3 nm 두께의 Al₂O₃를 증착하였는데, 이는 Al2O3 의 높은 밴드갭(Eg∼7.0 eV)을 이용하여 전류를 제한하고 터널링을 유도하여 낮은 전압에서의 비선형적인 I-V 특성을 얻기 위함이다. S1과 S2는 서로 다른 두께의 ALD TiO2 층을 증착하였고, S3와 S4는 3nm ALD TiO2 층과 서로 다른 VO 의 농도가 유도된 스퍼터링 TiO2 또는 TiOx 층을 포함하였다. 이 소자의 SEM 분석 결과로 확인한 바와 같이, 16 x16 크로스바 어레이 및 단일 소자는 via-hole 구조로 제작되었다 (Fig. 1). Via-hole 구조를 통해 스위칭 층을 균일하게 유지하여 전극의 코너 및 측면에서 발생하기 쉬운 소자의 취약한 부분을 제거할 수 있었다. 이 방법을 통해 RRAM 소자의 불균일성을 최소화할 수 있었고, 모든 소자 제작은 CMOS 공정의 Back-end of line (BEOL) 공정과 호환이 가능한 300° C 이하의 저온에서 이루어졌다.
Table 1.
Four different multilayer metal oxide RRAM devices.
Sample Oxide Stack Dominating Switching
S1 ALD Al2O3 / TiO2 (3 nm / 20 nm) Filamentary
S2 ALD Al2O3 / TiO2 (3 nm / 40 nm) Filamentary
S3 ALD Al2O3 / TiO2 (3 nm / 3 nm)/ Sputter TiO2 (6.5 nm) Filamentary / Bulk
S4 ALD Al2O3 / TiO2 (3 nm / 3 nm)/ Sputter TiOx (40 nm) Bulk
Fig. 1.
(a) Illustration of fabricated RRAM device stack, (b-d) SEM image or RRAM crossbar arrays, (e-h) Filamentary and bulk RRAM I-V characteristics. Adapted from Park et al. Nat. Commun. 2024;15;3492 with permission of Springer Nature.[11]
ceramist-2025-00024f1.jpg
먼저, 모든 소자의 저항 변화 특징을 분석하기 위해 DC (Ddirect current) I-V 분석을 수행하였다. S1(Fig. 1, Ron = 150 Ω, Roff = 400 kΩ)과 S2(Fig. 1, Ron = 3 kΩ, Roff = 2 GΩ)는 Al₂O₃/TiO₂-x 스택을 사용하는 필라멘트 RRAM에 대한 선행 연구와 유사하게 Set/Reset 전압에서 큰 변동성을 보이는 필라멘트 스위칭 특성을 보여주었다.[9] S2의 경우, 두꺼운 ALD TiO2 층을 이용하였기 때문에, S1에 비하여 높은 Roff 를 보여주었다. 두 소자를 작동할 시, 필라멘트 형성 과정에서 소자의 영구적인 고장을 방지하기 위해 200 μ A의 컴플라이언스 전류가 필수적이다. S1과 S2는 두 전극 사이에 VO 필라멘트의 형성으로 인해 매우 낮은 Ron을 보여주며, 이는 소자 구동 시, 높은 에너지 소모량을 필요로 한다. 동시에 급격한 저항 변화를 보여주며 다중 저항 상태를 제공할 수 없어 AI 가속기로의 적용에 적합하지 않다.[13]
ALD 박막으로 이루어진 S1/S2 RRAM과 다르게, 스퍼터링된 TiO₂(S3) 또는 TiOx(S4) 층을 포함하는 RRAM 소자는 벌크 스위칭 특성을 나타내었다(Fig. 1). S3은 DC 측정 범위가 ±1.5 V 일 경우에, S1/S2와 마찬가지로 필라멘트 RRAM 특성을 보여주었다. 위 조건에서는 필라멘트 RRAM 소자와 동일한 스위칭 극성(양의 Set 전압, 음의 Reset 전압)을 따른다(Ron = 200 Ω, Roff = 145 kΩ). DC 측정 범위를 ±1.0 V로 감소시키자 흥미롭게도 필라멘트 형성 없이 저항의 변화를 보여주는 벌크 스위칭 특성을 보여주었다. 이 경우에는 필라멘트 스위칭에서 보여주는 갑작스러운 저항 변화 없이 점진적인 저항의 변화를 보여주었고(Ron = 76 kΩ, Roff = 180 kΩ), 벌크 스위칭의 스위칭 방향(음의 Set 전압, 양의 Reset 전압)은 필라멘트 스위칭과 반대 극성을 보여주었다.
두 메커니즘이 서로 다른 전압 영역에서 공존하기 때문에, 이는 AI 가속기에서 안정적으로 시냅스의 가중치를 변화시키는 것에는 적합하지 않다. VO 가 충분히 유도된 스퍼터링 TiOx 층이 더 두꺼운 RRAM 소자(S4)의 경우, 필라멘트 형성 없이 오직 벌크 스위칭 특성만 관찰할 수 있었다. S4는 50회의 DC 사이클 동안 매우 균일한 벌크 스위칭 특성을 보여주었으며(Fig. 1, Ron = 410 kΩ, Roff = 1 MΩ), MΩ 저항 범위에서 작동한다. 따라서, 우리는 최적화한 삼중층 벌크 RRAM 소자인 S4의 벌크 RRAM 특성을 추가적으로 분석하고, 이 소자의 크로스바 어레이를 이용하여 뉴로모픽 엣지 소자 연구를 수행하였다.
최적화한 벌크 RRAM소자의 구조를 분석하기 위해, TEM 및 STEM-EELS 분석을 수행하였다(Fig. 2). EELS 성분 분석 결과, Ti 금속 층의 조성을 TiO₁.₂로 추정하였고, 이는 상부 Ti 금속 층이 스퍼터링한 TiOx 층의 산소를 가져가며 TiOx 층에 VO 결함을 유도하는 것으로 추정할 수 있다.[14,15] STEM-EELS 조성 맵에서 스퍼터링 TiOx 층에는 나노미터 크기의 다공성 구조를 관찰할 수 있었다. 추가로 Grazing Incidence X-Ray Diffraction 및 X-ray Reflectometry 분석을 통해 TiO2 및 TiOx 박막의 결정구조 및 박막 밀도를 조사하였으며, ALD TiO2 는 anatase 결정질로 형성된 반면, 스퍼터링 TiO2/TiOx 박막은 비정질 상태로 형성된 것을 확인하였다(Fig. 3). 다결정으로 형성된 ALD TiO2 박막에 존재하는 결정 계면은 VO 결함이 빠르게 이동할 수 있는 경로로 작용하여 VO 결함으로 이루어진 필라멘트 형성을 촉진하게 되고, S1, S2 소자는 필라멘트 RRAM 특성을 보여주게 된다. 반면, 다공성 비정질 스퍼터링 TiOx 박막의 경우 (S3/S4), VO 결함이 국소적인 영역에서 이동하는 것이 아니라 박막 전체에서 균일하게 이동하며 농도 구배가 조절되고, 결국 VO 결함 필라멘트 형성 없이 벌크 스위칭을 가능하게 하였다.
Fig. 2.
Transmission electron microscopy (TEM) image and Scanning Transmission Electron Microscopy – Electron Energy Loss Spectroscopy (STEM-EELS) results of bulk RRAM stack. Adapted from Park et al. Nat. Commun. 2024;15;3492 with permission of Springer Nature.[11]
ceramist-2025-00024f2.jpg
Fig. 3.
Grazing incidence X-ray diffraction and X-ray reflection results of ALD TiO2 and sputtered TiO2, TiOx films. Adapted from Park et al. Nat. Commun. 2024;15;3492 with permission of Springer Nature.[11]
ceramist-2025-00024f3.jpg

2.2 벌크 RRAM 소자의 스위칭 특성 및 전도 메커니즘 분석

벌크 RRAM 소자의 스케일링 특성을 분석하기 위해, 다양한 면적의 RRAM 소자 스위칭 특성을 분석하였다(Fig. 4). 고저항 상태 (High resistance state, HRS)와 저저항 상태 (Low resistance state, LRS) 모두에서 저항이 면적에 선형적으로 비례하는 것을 확인하였고, 이는 벌크 RRAM 소자가 필라멘트 RRAM소자와 구분되는 특징이다. 반면, 필라멘트 RRAM에서는 HRS 및 LRS 저항이 소자 면적과 무관하며, 이는 Set 과정의 전압 및 컴플라이언스 전류로 조절 가능한 VO 필라멘트의 폭과 개수에 의존하기 때문이다.[16] HRS 및 LRS 상태의 소자 간 변동성(The device-to-device (D2D) variation)은 MΩ범위에서 균일한 분포를 보여주었으며, 필라멘트 RRAM의 높은 불균일성 문제를 해결할 수 있다는 것을 시사하고 있다.
Fig. 4.
Electrical DC characteristics of bulk RRAM devices. Adapted from Park et al. Nat. Commun. 2024;15;3492 with permission of Springer Nature.[11]
ceramist-2025-00024f4.jpg
벌크 RRAM 소자의 전도 메커니즘을 체계적으로 분석하기 위하여, HRS 및 LRS 상태의 DC I-V 특성을 Direct 터널링, Fowler-Nordheim (FN) 터널링, 그리고 Space charge limited conduction (SCLC) 모델을 이용하여 체계적으로 분석하였다.[17,18] Log(I/V2) vs. 1/V 그래프에서 보듯이, 서로 다른 전압 영역에서 다른 전도 메커니즘이 전도도에 영향을 미치는 것을 확인하였다. 저전압 영역(V < 0.06 V)에서는 전류가 전압에 비례하는 Direct 터널링이 지배적이지만, 높은 전압 영역(V > 0.5 V)에서는 FN 터널링이 지배적으로 작용하였다. 이러한 서로 다른 터널링 모델은 높은 밴드갭을 가지는 Al2O3 층을 통해 발생하게 되며, 이 터널링 층은 MΩ 수준에서 저항의 변화를 유도하며 소자의 높은 비선형성(Nonlinearity)을 제공하게 된다. HRS와 LRS 상태의 전도 메커니즘이 동일한 것 또한 필라멘트 RRAM과 구분되는 특징이다. 필라멘트 RRAM의 LRS는 전기 전도가 VO 필라멘트를 따라 일어나기 때문에 모든 전압 영역에서 ohmic 특성을 보여주며 수백 Ω 수준의 낮은 저항 값을 가진다.
스위칭 메커니즘을 분석하기 위해 SCLC 모델을 이용하여 추가 분석을 수행하였다. 저전압 영역에서는 TiOx 층을 따라서 전자 drift 가 일어나며 선형적인 I-V 특징을 보여주었지만, 고전압 영역에서는 스퍼터링 TiOx 층의 VO 가 심층 트랩 (Deep trap)으로 작용하며 전류의 전압에 대한 제곱 경향성을 보여주었다(I∝ V m+1, m= Tc/T, Tc = characteristic temperature). 실험적으로 측정한 결과와 SCLC 모델을 적합하여 분석하였고, 그 결과 저항이 증가함에 따라 트랩 밀도가 감소하는 것을 확인할 수 있었다. 즉, 스퍼터링 TiOx 층의 심층 트랩 밀도를 점진적으로 조절하여 벌크 RRAM소자의 저항을 변화시킬 수 있다.
필라멘트 RRAM소자에서는 VO 결함이 전기적 열적 자극에 의해 이동하며 필라멘트 RRAM의 상태에 따라 소자의 저항이 변하게 된다. 필라멘트를 구성하는 VO 는 박막 내의 결정 계면을 따라 빠르게 이동할 수 있으며, 이러한 경로를 따라 쉽게 필라멘트가 형성되고 끊어지면서 소자의 스위칭이 발생하게 된다.[19] 반면, 본 연구의 벌크 RRAM에서는 결정질 ALD TiO2 이외에도 비정질, 다공성의 TiOx 층이 존재하며 이 층의 VO 결함농도 조절에 따라 점진적인 저항 변화를 유도할 수 있다. 비정질 박막에는 결정 계면과 같은 이온의 빠른 확산 경로가 존재하지 않으므로, 국소적인 영역에서 필라멘트 형성하는 것이 결정질에 비하여 효과적으로 억제된다. 이 경우, VO 결함은 외부 전기장 자극에 의해 점진적으로 이동하며 TiOx 층의 VO 농도를 조절하게 되고, 낮은 VO 농도에서 SCLC 전류가 감소하며 HRS 상태를 보여준다.
추가적으로, 뉴로모픽 컴퓨팅에서 학습 및 추론을 효율적으로 구현하기 위해 디지털이 아닌 아날로그 방식의 가중치를 제공하는 것이 필수적이다. 필라멘트 RRAM에서는 가중치를 표현할 수 있는 저항이 급격하게 변하기 때문에 이진법 소자 또는 정밀도가 낮은 신경망에만 적용할 수 있다. 반면, 본 연구에서 개발한 벌크 RRAM소자는 VO 농도를 조절하여 점진적인 가중치를 제공하는 것이 용이하다. 실제로 본 연구에서는∼0.8 μS 및∼0.12 μ S의 두 가지 전도 상태에서 동일한 펄스를 적용하여 32개의 상태를 구현하였으며, 장기 강화 (LTP, Long-term potentiation) 및 장기 저하 (LTD, Long-term depression) 곡선에서 점진적인 전도도를 얻을 수 있었다(Fig. 5). 또한, 프로그래밍 전압을 점진적으로 증가시킬 경우, LTP/LTD 의 선형성을 확연하게 개선할 수 있었다. 펄스 측정 모듈을 이용하여 같은 크기의 펄스를 연속적으로 가해주었을 때, 전류가 점진적으로 증가하거나 감소하는 것을 보여주었다. 이는 필라멘트 RRAM과 다르게 AI 가속기에서 필수적인 아날로그 가중치를 제공할 수 있음을 의미한다.
Fig. 5.
Multilevel gradual switching characteristic of the bulk RRAM devices using pulse measurements. Adapted from Park et al. Nat. Commun. 2024;15;3492 with permission of Springer Nature.[11]
ceramist-2025-00024f5.jpg

2.3 RRAM 크로스바를 이용한 자율주행 SNN 적용

본 연구에서 개발한 벌크 RRAM 소자는 MΩ 수준에서 작동하며 다중 상태를 제공할 수 있다는 장점이 있지만, 낮은 동적 범위 (Ion/Ioff∼2.5) 를 가진다는 점은 단점으로 작용할 수 있다. 이를 해결하기 위해, Row-differential encoding기법을 적용하였다.[20] 이 방법에서는 두 개의 RRAM 셀이 각각 양과 음의 가중치를 표현하며, 서로 반대되는 전압 극성을 사용하여 읽기 과정을 수행한다. 이 경우에, RRAM 소자의 동적 범위는 다음과 같은 식에 의해 결정된다.
동적 범위 = 2(Gmax - Gmin) / Differential Gmin Fig. 6 에서 확인할 수 있듯이, 이 differential encoding 방법을 이용한다면 단일 소자 RRAM을 이용하는 것보다 약 170 배 정도의 동적 범위를 확보할 수 있으며, 더 넓은 범위의 가중치를 이용할 수 있게 된다. 본 연구에서 제작한 뉴로모픽 CIM 플랫폼을 이용하여 벌크 RRAM 어레이의 합곱 연산을 수행한 결과, 예측 값과 측정 값이 높은 상관관계로 선형적인 특징을 보여주었다.
Fig. 6.
Differential voltage sensing using neuromorphic CIM platform with packaged bulk RRAM crossbar. Adapted from Park et al. Nat. Commun. 2024;15;3492 with permission of Springer Nature.[11]
ceramist-2025-00024f6.jpg
벌크 RRAM의 뉴로모픽 엣지 컴퓨팅 적용을 위해, EONS (Evolutionary optimization for neuromorphic systems) 알고리즘 기반의 SNN 학습을 적용하여 자율주행 네트워크를 학습하였다.[21,22] 이 EONS 알고리즘에서는 신경망 최적화를 위해 초기 개체군을 무작위로 생성하며, 신경망의 성능을 측정하는 점수를 기반으로 선택 과정을 거치게 된다. 이후 선택된 네트워크를 이용하여 복제, 교체, 돌연변이 연산을 수행하며 최적의 네트워크 구조를 찾는 방식이다. 본 연구에서는 Light Detection and Ranging 센서 데이터를 이용하여 차량의 속도 및 조향 각도를 출력하는 소형 자율주행을 위해 학습된 네트워크를 이용하였다. 이렇게 학습된 네트워크는 14개의 입력 뉴런, 30 개의 출력 뉴런으로 구성되었다(Fig. 7). 벌크 RRAM 크로스바에 SNN 네트워크를 적용하기 위해 먼저 SNN 가중치를 4bit 정밀도로 quantization작업을 수행하였다. 이후 RRAM 크로스바에 가중치를 맵핑하였고, 이상적인 가중치와 실제로 맵핑된 가중치를 비교하면 높은 수준으로 일치한 것을 확인할 수 있었다. 이어서 실제 맵핑한 RRAM 크로스바의 가중치를 기반으로 계산된 자동차의 속도 및 조향 각도의 시뮬레이션 결과를 비교해보면 높은 일치도를 보여주고 있다. 예를 들어, Catalunya 지도의 시뮬레이션 결과에서 자동차의 속도와 조향 각도의 값이 소프트웨어 시뮬레이션 결과와 일치되는 결과를 보여주며, 대표적인 엣지 컴퓨팅 작업인 자율주행으로의 적용 가능성을 제시할 수 있었다.
Fig. 7.
Hardware implementation of SNN for navigation/racing task. Adapted from Park et al. Nat. Commun. 2024;15;3492 with permission of Springer Nature.[11]
ceramist-2025-00024f7.jpg
본 연구에서 제안한 삼중층 금속 산화물 벌크 RRAM 기술은 기존에 연구된 RRAM 기술에 비하여 다양한 장점을 가지는 것을 확인하였다(Table 2). 기존에 보고된 HfOx, TaOx, AlOx, TiOx 기반의 필라멘트 RRAM소자는 초기의 필라멘트 형성을 위해 고전압 forming 단계가 필수적인데, 이는 첨단 CMOS 기술 노드와 호환되지 않는 문제점이 있다. 또한, 필라멘트 RRAM의 LRS의 저항은 수 kΩ수준으로 낮아서 어레이의 크기와 MAC 연산의 수를 제한하며, 높은 에너지 소모량을 보이게 된다. 제공할 수 있는 상태의 수도 4 비트 수준으로 제한되어 뉴로모픽 컴퓨팅의 적용으로는 적합하지 않은 것을 확인할 수 있다. 페로브스카이트 구조의 PCMO 벌크 RRAM은 LRS상태에서도 MΩ수준의 저항을 유지함으로써, 에너지 소모량을 급격히 낮추었고 50 개 수준의 가중치를 제공하면서 벌크 RRAM소자의 장점을 제시한 바 있다. 다만, PCMO소자 제작을 위해서는 500° C이상의 높은 온도에서 공정이 필요하여 CMOS 의 BEOL 공정과는 호환되기 어렵다는 문제점이 있다. 기존 연구와의 비교를 통해, 본 연구에서 개발한 삼중층 벌크 RRAM소자는 기존의 필라멘트 RRAM 기술의 한계를 해결할 뿐 아니라 CMOS 공정과의 호환성을 바탕으로 고밀도의 뉴로모픽 CIM 플랫폼에 적합한 것을 확인할 수 있다.
Table 2.
Benchmarking of conventional RRAM technologies for neuromorphic applications.[9,2325]
RRAM Technologies Al2O3/TiO2[9] HfOx/TaOy [23] HfO2:Si [24] PCMO [25] Al2O3/TiO2/TiOx [This work]
Switching Type Filamentary Filamentary Filamentary Bulk Bulk
Forming voltage ∼3.3 V ∼4.0 V ∼2.0 V None None
CMOS Compatibility O O O X O
Ron 16 KΩ 23.8 KΩ 6 KΩ 6.25 MΩ 2.78 MΩ
Roff 333 KΩ 500 KΩ 600 KΩ 157 MΩ 6.67 MΩ
Cell area (μ m2) 0.0625 μ m2 0.360 μ m2 0.04 μ m2 0.0225 μ m2 19.6 μ m2
Switching voltage 1.2 V/ -1.4 V +1.6 V / -1.9 V +1.7 V / -2.0 V -3.0V / +3.0V -1.8V / + 0.65V
Pulse width 1 ms 10 us 100 ns 1 ms 5 ms
# of states 16 8 2 50 100
Total Energy per read operations 51.0 fJ 44.02 fJ 167.7 fJ 1.04 fJ ∼ 0.51 fJ

3. 결론

본 연구에서는 삼층 금속 산화물 구조를 최적화하여 필라멘트 RRAM의 문제점을 해결할 수 있는 벌크 RRAM 소자를 개발하고 이를 이용한 뉴로모픽 CIM 플랫폼을 성공적으로 구현하였다. 고밴드갭 터널링 산화물인 Al2O3 와 서로 다른 결정구조 및 VO 결함 농도를 가지는 TiO2 및 TiOx 층을 이용하여 벌크 RRAM을 체계적으로 설계하였다. 특히, 비정질 층의 TiOx 내에 존재하는 VO 결함 농도의 점진적인 변화가 저항의 점진적인 변화를 유도하는 것을 확인하였고, 결과적으로 MΩ범위에서 다중 상태의 가중치를 제공할 수 있었다. 또한, 뉴로모픽 컴퓨팅을 위해 제작한 벌크 RRAM 크로스바 구조를 활용한 CIM 플랫품을 개발하였다. 이 CIM 플랫폼은 Row-differential weight encoding을 적용하여 소자의 동적 범위를 크게 확장할 수 있고, 높은 정확도의 행렬-벡터 곱 연산을 구현할 수 있었다. 위 플랫폼을 이용하여 자율 주행 및 내비게이션 SNN 모델을 벌크 RRAM 크로스바에 맵핑하여 검증을 수행하였다. 그 결과, 이상적인 소프트웨어 시뮬레이션 결과와 높은 일치도를 보였으며 이를 통해 벌크 RRAM 크로스바가 뉴로모픽 엣지 컴퓨팅으로의 적용이 가능함을 입증하였다.

REFERENCES

1.C. D. Schuman, S. R. Kulkarni, M. Parsa, et al, Nat. Comput. Sci.. 2, 10–19 (2022) https://doi.org/10.1038/s43588-022-00223-2.
crossref
2.N. P. Jouppi, C. Young, N. Patil, et al, Proceedings of the 44th Annual International Symposium on Comp uter Architecture. 1-12, (2017) https://doi.org/10.1145/3079856.3080246.
crossref
3.S. W. Keckler, W. J. Dally, B. Khailany, et al, IEEE Micro. 31(5): 7–17 (2011) https://doi.org/10.1109/MM.2011.89.
crossref
4.S. Oh, Z. Huang, Y. Shi, D. Kuzum, IEEE Electron Device Lett.. 40(8): 1325–1328 (2019) https://doi.org/10.1109/LED.2019.2925832.
crossref
5.Y. Shi, S. Oh, Z. Huang, et al, IEEE Electron Device Lett.. 41(7): 1126–1129 (2020) https://doi.org/10.1109/LED.2020.2995819.
crossref
6.Y. Shi, L. Nguyen, S. Oh, et al, Nat. Commun.. 9, 5312(2018) https://doi.org/10.1038/s41467-018-07682-0.
crossref
7.S. Oh, Y. Shi, J. d. Valle, et al, Nat. Nanotechnol.. 16, 680–687 (2021) https://doi.org/10.1038/s41565-021-00874-8.
crossref
8.M. Jerry, P.-Y. Chen, J. Zhang, et al2017 IEEE Int. Electron Devices Meet. IEDM; 2017. https://doi.org/10.1109/IEDM.2017.8268338.
crossref
9.H. Kim, M. R. Mahmoodi, H. Nili, D. B. Struko, Nat. Commun.. 12, 5198(2021) https://doi.org/10.1038/s41467-021-25455-0.
crossref
10.Q. Wang, X. Wang, S. H. Lee, et al2019 IEEE Int. Electron Devices Meet. IEDM; 2019. https://doi.org/10.1109/IEDM19573.2019.8993641. p. 14.4.1–14.4.4.
crossref
11.J. Park, A. Kumar, Y. Zhou, et al, Nat. Commun.. 15, 3492(2024) https://doi.org/10.1038/s41467-024-46682-1.
crossref
12.W. Wan, R. Kubendran, S. B. Eryilmaz, et al, 2020 IEEE International Solid-State Circuits Conference (ISSCC). 2020;https://doi.org/10.1109/ISSCC19947.2020.9062979. 498–500.
crossref
13.N. Raghavan, R. Degraeve, A. Fantini, et al2013 IEEE Int. Electron Devices Meet. IEDM; 2013. https://doi.org/10.1109/IEDM.2013.6724674. p. 21.1.1–21.1.4.
crossref
14.M. Kang, J. Son, Appl. Phys. Lett.. 109(20): 202101(2016) https://doi.org/10.1063/1.4967916.
crossref
15.P. Calka, M. Sowinska, T. Bertaud, et al, ACS Appl. Mater. Interfaces. 6(7): 5056–5060 (2014) https://doi.org/10.1021/am500137y.
crossref
16.M. Kim, M. A. Rehman, D. Lee, et al, ACS Appl. Mater. Interfaces. 14(39): 44561–44571 (2022) https://doi.org/10.1021/acsami.2c12296.
crossref
17.M. Lenzlinger, E. H. Snow, J. Appl. Phys.. 40(1): 278–283 (1969) https://doi.org/10.1063/1.1657043.
crossref
18.J. G. Simmons, J. Appl. Phys.. 34(9): 2581–2590 (1963) https://doi.org/10.1063/1.1729774.
crossref
19.R. Waser, M. Aono, Nat. Mater.. 6, 833–840 (2007) https://doi.org/10.1038/nmat2023.
crossref
20.S. Jain, G. Hota, Y. Shi, et al, 2023 IEEE International Symposium on Circuits and Systems(ISCAS). 2023;https://doi.org/10.1109/ISCAS46773.2023.10181867. 1–4.
crossref
21.C. D. Schuman, J. P. Mitchell, R. M. Patton, et al, Proceedings of the 2020 Annual Neuro-Inspired Computational Elements Workshop. 1–9 2020;https://doi.org/10.1145/3381755.3381758.
crossref
22.C. Schuman, R. Patton, S. Kulkarni, et al, Neuromorph. Comput. Eng.. 2, 014002(2022) https://doi.org/10.1088/2634-4386/ac45e7.
crossref
23.W. Wan, R. Kubendran, C. Schaefer, et al, Nature. 608, 504–512 (2022) https://doi.org/10.1038/s41586-022-04992-8.
crossref
24.L. Grenouillet, N. Castellani, A. Persico, et al, 2021 IEEE International Memory Workshop (IMW). 2021;https://doi.org/10.1109/IMW51353.2021.943960725.
crossref
25.K. Moon, E. Cha, J. Park, et al, 2015 IEEE International Electron Devices Meeting (IEDM). 2015;https://doi.org/10.1109/IEDM.2015.7409721.
crossref

Biography

ceramist-2025-00024i1.jpg
⊙⊙ 박 재 성
⊙ 2014∼2020 POSTECH 신소재공학과 박사
⊙ 2020∼2022 삼성전자 반도체연구소 Staff Engineer
⊙ 2022∼2024 UC San Diego Postdoctoral Scholar
⊙ 2024∼ 한국전자통신연구원 선임연구원
TOOLS
Share :
Facebook Twitter Linked In Google+ Line it
METRICS Graph View
  • 0 Crossref
  •    
  • 94 View
  • 11 Download
Related articles in Ceramist


ABOUT
BROWSE ARTICLES
EDITORIAL POLICY
AUTHOR INFORMATION
Editorial Office
Meorijae Bldg., Suite # 403, 76, Bangbae-ro, Seocho-gu, Seoul 06704, Korea
Tel: +82-2-584-0185    Fax: +82-2-586-4582    E-mail: ceramic@kcers.or.kr                

Copyright © 2025 by The Korean Ceramic Society.

Developed in M2PI

Close layer
prev next